VirtualBox

儲存庫 vbox 的更動 87358


忽略:
時間撮記:
2021-1-21 下午07:54:27 (4 年 以前)
作者:
vboxsync
svn:sync-xref-src-repo-rev:
142339
訊息:

kmk incs

位置:
trunk/include
檔案:
修改 4 筆資料

圖例:

未更動
新增
刪除

  • trunk/include/VBox/apic.mac

    r82968 r87358  
    5151%define APIC_REG_LVT_LEVEL_TRIGGER              RT_BIT(15)
    5252%define APIC_REG_LVT_MASKED                     RT_BIT(16)
     53%define XAPIC_HARDWARE_VERSION_P4            0x14
     54%define XAPIC_MAX_LVT_ENTRIES_P4             6
     55%define XAPIC_APIC_ID_BIT_COUNT_P4           8
     56%define XAPIC_HARDWARE_VERSION_P6            0x10
     57%define XAPIC_MAX_LVT_ENTRIES_P6             4
     58%define XAPIC_APIC_ID_BIT_COUNT_P6           4
     59%define XAPIC_ILLEGAL_VECTOR_START           0
     60%define XAPIC_ILLEGAL_VECTOR_END             15
     61%define XAPIC_RSVD_VECTOR_START              16
     62%define XAPIC_RSVD_VECTOR_END                31
     63 %define XAPIC_ESR_SEND_CHKSUM_ERROR_P6      RT_BIT(0)
     64 %define XAPIC_ESR_RECV_CHKSUM_ERROR_P6      RT_BIT(1)
     65 %define XAPIC_ESR_SEND_ACCEPT_ERROR_P6      RT_BIT(2)
     66 %define XAPIC_ESR_RECV_ACCEPT_ERROR_P6      RT_BIT(3)
     67%define XAPIC_ESR_REDIRECTABLE_IPI           RT_BIT(4)
     68%define XAPIC_ESR_SEND_ILLEGAL_VECTOR        RT_BIT(5)
     69%define XAPIC_ESR_RECV_ILLEGAL_VECTOR        RT_BIT(6)
     70%define XAPIC_ESR_ILLEGAL_REG_ADDRESS        RT_BIT(7)
     71%define XAPIC_ESR_WO_VALID                   0x0
     72%define XAPIC_TPR_VALID                      0xff
     73%define XAPIC_TPR_TP                         0xf0
     74%define XAPIC_TPR_TP_SUBCLASS                0x0f
     75%define XAPIC_TPR_GET_TP(a_Tpr)              ((a_Tpr) & XAPIC_TPR_TP)
     76%define XAPIC_TPR_GET_TP_SUBCLASS(a_Tpr)     ((a_Tpr) & XAPIC_TPR_TP_SUBCLASS)
     77%define XAPIC_PPR_VALID                      0xff
     78%define XAPIC_PPR_PP                         0xf0
     79%define XAPIC_PPR_PP_SUBCLASS                0x0f
     80%define XAPIC_PPR_GET_PP(a_Ppr)              ((a_Ppr) & XAPIC_PPR_PP)
     81%define XAPIC_PPR_GET_PP_SUBCLASS(a_Ppr)     ((a_Ppr) & XAPIC_PPR_PP_SUBCLASS)
     82%define XAPIC_TIMER_MODE_ONESHOT             0
     83%define XAPIC_TIMER_MODE_PERIODIC            1
     84%define XAPIC_TIMER_MODE_TSC_DEADLINE        2
     85%define XAPIC_LVT_VECTOR                     0xff
     86%define XAPIC_LVT_GET_VECTOR(a_Lvt)          ((a_Lvt) & XAPIC_LVT_VECTOR)
     87%define XAPIC_LVT_MASK                       RT_BIT(16)
     88%define XAPIC_LVT_IS_MASKED(a_Lvt)           RT_BOOL((a_Lvt) & XAPIC_LVT_MASK)
     89%define XAPIC_LVT_TIMER_MODE                 RT_BIT(17)
     90%define XAPIC_LVT_TIMER_TSCDEADLINE          RT_BIT(18)
     91%define XAPIC_LVT_GET_TIMER_MODE(a_Lvt)      (XAPICTIMERMODE)(((a_Lvt) >> 17) & 3)
     92%define XAPIC_LVT_DELIVERY_MODE              (RT_BIT(8) | RT_BIT(9) | RT_BIT(10))
     93%define XAPIC_LVT_GET_DELIVERY_MODE(a_Lvt)   (XAPICDELIVERYMODE)(((a_Lvt) >> 8) & 7)
     94%define XAPIC_LVT_DELIVERY_STATUS            RT_BIT(12)
     95%define XAPIC_LVT_TRIGGER_MODE               RT_BIT(15)
     96%define XAPIC_LVT_GET_TRIGGER_MODE(a_Lvt)    (XAPICTRIGGERMODE)(((a_Lvt) >> 15) & 1)
     97%define XAPIC_LVT_REMOTE_IRR                 RT_BIT(14)
     98%define XAPIC_LVT_GET_REMOTE_IRR(a_Lvt)      (((a_Lvt) >> 14) & 1)
     99%define XAPIC_LVT_POLARITY                   RT_BIT(13)
     100%define XAPIC_LVT_GET_POLARITY(a_Lvt)        (((a_Lvt) >> 13) & 1)
     101%define XAPIC_LVT_COMMON_VALID               (XAPIC_LVT_VECTOR | XAPIC_LVT_DELIVERY_STATUS | XAPIC_LVT_MASK)
     102%define XAPIC_LVT_CMCI_VALID                 (XAPIC_LVT_COMMON_VALID | XAPIC_LVT_DELIVERY_MODE)
     103%define XAPIC_LVT_TIMER_VALID                (XAPIC_LVT_COMMON_VALID | XAPIC_LVT_TIMER_MODE | XAPIC_LVT_TIMER_TSCDEADLINE)
     104%define XAPIC_LVT_THERMAL_VALID              (XAPIC_LVT_COMMON_VALID | XAPIC_LVT_DELIVERY_MODE)
     105%define XAPIC_LVT_PERF_VALID                 (XAPIC_LVT_COMMON_VALID | XAPIC_LVT_DELIVERY_MODE)
     106%define XAPIC_LVT_LINT_VALID                 (  XAPIC_LVT_COMMON_VALID | XAPIC_LVT_DELIVERY_MODE | XAPIC_LVT_DELIVERY_STATUS \
     107                                              | XAPIC_LVT_POLARITY | XAPIC_LVT_REMOTE_IRR | XAPIC_LVT_TRIGGER_MODE)
     108%define XAPIC_LVT_ERROR_VALID                (XAPIC_LVT_COMMON_VALID)
     109%define XAPIC_SVR_VECTOR                     0xff
     110%define XAPIC_SVR_SOFTWARE_ENABLE            RT_BIT(8)
     111%define XAPIC_SVR_SUPRESS_EOI_BROADCAST      RT_BIT(12)
     112 %define XAPIC_SVR_VALID_P4                  (XAPIC_SVR_VECTOR | XAPIC_SVR_SOFTWARE_ENABLE)
     113%define XAPIC_DFR_VALID                      0xf0000000
     114%define XAPIC_DFR_RSVD_MB1                   0x0fffffff
     115%define XAPIC_DFR_MODEL                      0xf
     116%define XAPIC_DFR_GET_MODEL(a_uReg)          (((a_uReg) >> 28) & XAPIC_DFR_MODEL)
     117%define XAPIC_LDR_VALID                      0xff000000
     118%define X2APIC_LDR_CLUSTER_ID                0xffff0000
     119%define X2APIC_LDR_GET_CLUSTER_ID(a_uReg)    ((a_uReg) & X2APIC_LDR_CLUSTER_ID)
     120%define X2APIC_LDR_LOGICAL_ID                0x0000ffff
     121%define XAPIC_LDR_FLAT_LOGICAL_ID            0xff
     122%define XAPIC_LDR_CLUSTERED_CLUSTER_ID       0xf0
     123%define XAPIC_LDR_CLUSTERED_LOGICAL_ID       0x0f
     124%define XAPIC_LDR_CLUSTERED_GET_CLUSTER_ID(a_uReg)   ((a_uReg) & XAPIC_LDR_CLUSTERED_CLUSTER_ID)
     125%define XAPIC_EOI_WO_VALID                   0x0
     126%define XAPIC_TIMER_ICR_VALID                0xffffffff
     127%define XAPIC_TIMER_DCR_VALID                (RT_BIT(0) | RT_BIT(1) | RT_BIT(3))
     128%define XAPIC_SELF_IPI_VALID                 0xff
     129%define XAPIC_SELF_IPI_VECTOR                0xff
     130%define XAPIC_SELF_IPI_GET_VECTOR(a_uReg)    ((a_uReg) & XAPIC_SELF_IPI_VECTOR)
     131%define XAPIC_ICR_LO_VECTOR                  0xff
     132%define XAPIC_ICR_LO_GET_VECTOR(a_uIcr)      ((a_uIcr) & XAPIC_ICR_LO_VECTOR)
     133%define XAPIC_ICR_LO_DELIVERY_MODE           (RT_BIT(8) | RT_BIT(9) | RT_BIT(10))
     134%define XAPIC_ICR_LO_DEST_MODE               RT_BIT(11)
     135%define XAPIC_ICR_LO_DELIVERY_STATUS         RT_BIT(12)
     136%define XAPIC_ICR_LO_LEVEL                   RT_BIT(14)
     137%define XAPIC_ICR_TRIGGER_MODE               RT_BIT(15)
     138%define XAPIC_ICR_LO_DEST_SHORTHAND          (RT_BIT(18) | RT_BIT(19))
     139%define XAPIC_ICR_LO_WR_VALID                (  XAPIC_ICR_LO_VECTOR | XAPIC_ICR_LO_DELIVERY_MODE | XAPIC_ICR_LO_DEST_MODE \
     140                                              | XAPIC_ICR_LO_LEVEL | XAPIC_ICR_TRIGGER_MODE | XAPIC_ICR_LO_DEST_SHORTHAND)
     141%define XAPIC_ICR_HI_DEST                    0xff000000
     142%define XAPIC_ICR_HI_GET_DEST(a_u32IcrHi)    (((a_u32IcrHi) >> 24) & XAPIC_ICR_HI_DEST)
     143%define XAPIC_ICR_HI_WR_VALID                XAPIC_ICR_HI_DEST
     144%define X2APIC_ID_BROADCAST_MASK             0xffffffff
     145 %define XAPIC_ID_BROADCAST_MASK_P4          0xff
     146%define X2APIC_GET_XAPIC_OFF(a_uMsr)         ((((a_uMsr) - MSR_IA32_X2APIC_START) << 4) & 0xff0)
     147%define XAPIC_GET_X2APIC_MSR(a_offReg)       ((((a_offReg) & 0xff0) >> 4) | MSR_IA32_X2APIC_START)
     148%define XAPIC_OFF_ID                         0x020
     149%define XAPIC_OFF_VERSION                    0x030
     150%define XAPIC_OFF_TPR                        0x080
     151%define XAPIC_OFF_APR                        0x090
     152%define XAPIC_OFF_PPR                        0x0A0
     153%define XAPIC_OFF_EOI                        0x0B0
     154%define XAPIC_OFF_RRD                        0x0C0
     155%define XAPIC_OFF_LDR                        0x0D0
     156%define XAPIC_OFF_DFR                        0x0E0
     157%define XAPIC_OFF_SVR                        0x0F0
     158%define XAPIC_OFF_ISR0                       0x100
     159%define XAPIC_OFF_ISR1                       0x110
     160%define XAPIC_OFF_ISR2                       0x120
     161%define XAPIC_OFF_ISR3                       0x130
     162%define XAPIC_OFF_ISR4                       0x140
     163%define XAPIC_OFF_ISR5                       0x150
     164%define XAPIC_OFF_ISR6                       0x160
     165%define XAPIC_OFF_ISR7                       0x170
     166%define XAPIC_OFF_TMR0                       0x180
     167%define XAPIC_OFF_TMR1                       0x190
     168%define XAPIC_OFF_TMR2                       0x1A0
     169%define XAPIC_OFF_TMR3                       0x1B0
     170%define XAPIC_OFF_TMR4                       0x1C0
     171%define XAPIC_OFF_TMR5                       0x1D0
     172%define XAPIC_OFF_TMR6                       0x1E0
     173%define XAPIC_OFF_TMR7                       0x1F0
     174%define XAPIC_OFF_IRR0                       0x200
     175%define XAPIC_OFF_IRR1                       0x210
     176%define XAPIC_OFF_IRR2                       0x220
     177%define XAPIC_OFF_IRR3                       0x230
     178%define XAPIC_OFF_IRR4                       0x240
     179%define XAPIC_OFF_IRR5                       0x250
     180%define XAPIC_OFF_IRR6                       0x260
     181%define XAPIC_OFF_IRR7                       0x270
     182%define XAPIC_OFF_ESR                        0x280
     183%define XAPIC_OFF_LVT_CMCI                   0x2F0
     184%define XAPIC_OFF_ICR_LO                     0x300
     185%define XAPIC_OFF_ICR_HI                     0x310
     186%define XAPIC_OFF_LVT_TIMER                  0x320
     187%define XAPIC_OFF_LVT_THERMAL                0x330
     188%define XAPIC_OFF_LVT_PERF                   0x340
     189%define XAPIC_OFF_LVT_LINT0                  0x350
     190%define XAPIC_OFF_LVT_LINT1                  0x360
     191%define XAPIC_OFF_LVT_ERROR                  0x370
     192%define XAPIC_OFF_TIMER_ICR                  0x380
     193%define XAPIC_OFF_TIMER_CCR                  0x390
     194%define XAPIC_OFF_TIMER_DCR                  0x3E0
     195%define X2APIC_OFF_SELF_IPI                  0x3F0
     196%define XAPIC_OFF_LVT_START                  XAPIC_OFF_LVT_TIMER
     197%define XAPIC_OFF_LVT_END                    XAPIC_OFF_LVT_ERROR
     198%define XAPIC_OFF_LVT_EXT_START              XAPIC_OFF_LVT_CMCI
     199%define XAPIC_OFF_LVT_EXT_END                XAPIC_OFF_LVT_CMCI
     200%define XAPIC_OFF_END                        0x3F0
    53201%ifdef IPRT_INCLUDED_asm_amd64_x86_h
    54202%endif

  • trunk/include/VBox/err.mac

    r82968 r87358  
    5252%define VERR_INCONSISTENT_VM_HANDLE    (-1024)
    5353%define VERR_VM_RESTORED    (-1025)
     54%define VERR_NOT_SUP_BY_NEM    (-1026)
    5455%define VINF_EM_FIRST    1100
    5556%define VINF_EM_TERMINATE    1100
    … …  
    128129%define VERR_DBGF_STACK_IPE_2    (-1219)
    129130%define VERR_DBGF_NO_TRACE_BUFFER    (-1220)
     131%define VERR_DBGF_TRACER_IPE_1    (-1221)
     132%define VWRN_DBGF_ALREADY_RUNNING    (-1222)
     133%define VERR_DBGF_IPE_1    (-1223)
     134%define VINF_DBGF_BP_HALT    (1224)
     135%define VERR_DBGF_OWNER_BUSY    (-1225)
     136%define VERR_DBGF_BP_INT3_ADD_TRIES_REACHED    (-1226)
     137%define VERR_DBGF_BP_IPE_1    (-1227)
     138%define VERR_DBGF_BP_IPE_2    (-1228)
     139%define VERR_DBGF_BP_IPE_3    (-1229)
     140%define VERR_DBGF_BP_IPE_4    (-1230)
     141%define VERR_DBGF_BP_IPE_5    (-1231)
     142%define VERR_DBGF_BP_IPE_6    (-1232)
     143%define VERR_DBGF_BP_IPE_7    (-1233)
     144%define VERR_DBGF_BP_IPE_8    (-1234)
     145%define VERR_DBGF_BP_IPE_9    (-1235)
     146%define VERR_DBGF_BP_L1_LOOKUP_FAILED    (-1236)
     147%define VERR_DBGF_BP_L2_LOOKUP_FAILED    (-1237)
     148%define VERR_DBGF_BP_OWNER_NO_MORE_HANDLES    (-1238)
     149%define VINF_DBGF_R3_BP_OWNER_DEFER    1239
     150%define VERR_DBGF_BP_OWNER_CALLBACK_WRONG_STATUS    (-1240)
    130151%define VWRN_CONTINUE_ANALYSIS    1400
    131152%define VWRN_CONTINUE_RECOMPILE    VWRN_CONTINUE_ANALYSIS
    … …  
    459480%define VERR_IOM_HM_IPE    (-2637)
    460481%define VERR_IOM_FF_STATUS_IPE    (-2638)
     482%define VERR_IOM_TOO_MANY_IOPORT_REGISTRATIONS    (-2650)
     483%define VERR_IOM_INVALID_IOPORT_HANDLE    (-2651)
     484%define VERR_IOM_IOPORTS_ALREADY_MAPPED    (-2652)
     485%define VERR_IOM_IOPORTS_NOT_MAPPED    (-2653)
     486%define VERR_IOM_TOO_MANY_MMIO_REGISTRATIONS    (-2660)
     487%define VERR_IOM_INVALID_MMIO_HANDLE    (-2661)
     488%define VERR_IOM_MMIO_REGION_ALREADY_MAPPED    (-2662)
     489%define VERR_IOM_MMIO_REGION_NOT_MAPPED    (-2663)
    461490%define VINF_VMM_CALL_HOST    2700
    462491%define VERR_VMM_RING0_ASSERTION    (-2701)
    … …  
    550579%define VERR_PDM_TOO_MANY_USB_DEVICE_INSTANCES    (-2869)
    551580%define VERR_PDM_DEVINS_VERSION_MISMATCH    (-2870)
    552 %define VERR_PDM_DEVHLPR3_VERSION_MISMATCH    (-2871)
     581%define VERR_PDM_DEVHLP_VERSION_MISMATCH    (-2871)
    553582%define VERR_PDM_USBINS_VERSION_MISMATCH    (-2872)
    554583%define VERR_PDM_USBHLPR3_VERSION_MISMATCH    (-2873)
    … …  
    579608%define VINF_PDM_MEDIAEX_IOREQ_IN_PROGRESS    2898
    580609%define VERR_PDM_MEDIAEX_IOREQ_INVALID_STATE    (-2899)
     610%define VINF_PDM_PCI_DO_DEFAULT    (7200)
    581611%define VERR_HGCM_SERVICE_NOT_FOUND    (-2900)
    582612%define VINF_HGCM_CLIENT_REJECTED    2901
    … …  
    829859%define VINF_VMX_INTERCEPT_NOT_ACTIVE    4035
    830860%define VINF_VMX_MODIFIES_BEHAVIOR    4036
     861%define VINF_VMX_VMLAUNCH_VMRESUME    4037
     862%define VERR_VMX_INVALID_VMCS_LAUNCH_STATE    (-4038)
    831863%define VERR_SVM_UNABLE_TO_START_VM    (-4050)
    832864%define VERR_SVM_ILLEGAL_EFER_MSR    (-4051)
    … …  
    849881%define VINF_SVM_VMRUN    4068
    850882%define VINF_SVM_INTERCEPT_NOT_ACTIVE    4069
     883%define VERR_SVM_VMRUN_PRECOND_0    (-4070)
     884%define VERR_SVM_VMRUN_PRECOND_1    (-4071)
     885%define VERR_SVM_VMRUN_PRECOND_2    (-4072)
     886%define VERR_SVM_VMRUN_PRECOND_3    (-4073)
    851887%define VERR_HM_SUSPEND_PENDING    (-4100)
    852888%define VERR_HM_CONFIG_MISMATCH    (-4103)
    … …  
    908944%define VERR_PCI_PASSTHROUGH_NO_HM    (-5101)
    909945%define VERR_PCI_PASSTHROUGH_NO_NESTED_PAGING    (-5102)
     946%define VINF_PCI_MAPPING_DONE    5150
    910947%define VERR_GVMM_INSTANCE    (-5200)
    911948%define VERR_GVMM_HOST_CPU_RANGE    (-5201)
    … …  
    10481085%define VWRN_GSTCTL_OBJECTSTATE_CHANGED    6220
    10491086%define VERR_GSTCTL_PROCESS_WRONG_STATE    (-6221)
    1050 %define VERR_GSTCTL_MAX_OBJECTS_REACHED    (-6222)
    1051 %define VERR_GSTCTL_PROCESS_EXIT_CODE    (-6223)
     1087%define VERR_GSTCTL_MAX_CID_SESSIONS_REACHED    (-6222)
     1088%define VERR_GSTCTL_MAX_CID_OBJECTS_REACHED    (-6223)
     1089%define VERR_GSTCTL_MAX_CID_COUNT_REACHED    (-6224)
     1090%define VERR_GSTCTL_PROCESS_EXIT_CODE    (-6225)
    10521091%define VERR_GIM_NOT_ENABLED    (-6300)
    10531092%define VERR_GIM_IPE_1    (-6301)
    … …  
    10861125%define VERR_NEM_NOT_AVAILABLE    (-6801)
    10871126%define VERR_NEM_INIT_FAILED    (-6802)
    1088 %define VERR_NEM_MISSING_KERNEL_API    (-6803)
     1127%define VERR_NEM_MISSING_KERNEL_API_1    (-6803)
    10891128%define VERR_NEM_RING3_ONLY    (-6804)
    10901129%define VERR_NEM_VM_CREATE_FAILED    (-6805)
    … …  
    10961135%define VINF_NEM_FLUSH_TLB    (6810)
    10971136%define VERR_NEM_SET_TSC    (-6811)
     1137%define VERR_NEM_MISSING_KERNEL_API_2    (-6812)
     1138%define VERR_NEM_MISSING_KERNEL_API_3    (-6813)
     1139%define VERR_NEM_MISSING_KERNEL_API_4    (-6814)
     1140%define VERR_NEM_MISSING_KERNEL_API_5    (-6815)
    10981141%define VERR_NEM_IPE_0    (-6890)
    10991142%define VERR_NEM_IPE_1    (-6891)
    … …  
    11151158%define VINF_RECORDING_THROTTLED    (6907)
    11161159%define VERR_RECORDING_THROTTLED    (-6907)
     1160%define VERR_SHCLPB_MAX_TRANSFERS_REACHED    (-7100)
     1161%define VERR_SHCLPB_MAX_OBJECTS_REACHED    (-7101)
     1162%define VERR_SHCLPB_MAX_LISTS_REACHED    (-7102)
     1163%define VERR_SHCLPB_LIST_HANDLE_INVALID    (-7103)
     1164%define VERR_SHCLPB_OBJ_HANDLE_INVALID    (-7104)
     1165%define VERR_SHCLPB_TRANSFER_ID_NOT_FOUND    (-7105)
     1166%define VERR_SHCLPB_MAX_EVENTS_REACHED    (-7106)
     1167%define VERR_IOMMU_IPE_1    (-7201)
     1168%define VERR_IOMMU_IPE_2    (-7202)
     1169%define VERR_IOMMU_IPE_3    (-7203)
     1170%define VERR_IOMMU_IPE_4    (-7204)
     1171%define VERR_IOMMU_DTE_READ_FAILED    (-7205)
     1172%define VERR_IOMMU_DTE_BAD_OFFSET    (-7206)
     1173%define VERR_IOMMU_ADDR_TRANSLATION_FAILED    (-7207)
     1174%define VERR_IOMMU_ADDR_ACCESS_DENIED    (-7208)
     1175%define VERR_IOMMU_INTR_REMAP_FAILED    (-7209)
     1176%define VERR_IOMMU_INTR_REMAP_DENIED    (-7210)
     1177%define VERR_IOMMU_CMD_NOT_SUPPORTED    (-7211)
     1178%define VERR_IOMMU_CMD_INVALID_FORMAT    (-7212)
     1179%define VERR_IOMMU_CMD_HW_ERROR    (-7213)
    11171180%include "iprt/err.mac"

  • trunk/include/iprt/err.mac

    r82968 r87358  
    4343%define VERR_VERSION_MISMATCH    (-11)
    4444%define VERR_NOT_IMPLEMENTED    (-12)
     45%define VINF_NOT_IMPLEMENTED    12
    4546%define VERR_INVALID_FLAGS    (-13)
    4647%define VERR_NOT_EQUAL    (-18)
    … …  
    170171%define VERR_PROC_ELEVATION_REQUIRED    (-22419)
    171172%define VERR_INCOMPATIBLE_CONFIG    (-22420)
     173%define VERR_NO_STRING_TERMINATOR    (-22421)
     174%define VERR_EMPTY_STRING    (-22422)
     175%define VERR_TOO_MANY_REFERENCES    (-22423)
    172176%define VERR_FILE_IO_ERROR    (-100)
    173177%define VERR_OPEN_FAILED    (-101)
    … …  
    219223%define VERR_PATH_ZERO_LENGTH    (-145)
    220224%define VERR_FILE_AIO_INSUFFICIENT_EVENTS    (-146)
     225%define VERR_STALE_FILE_HANDLE    (-147)
    221226%define VERR_DISK_IO_ERROR    (-150)
    222227%define VERR_INVALID_DRIVE    (-151)
    … …  
    275280%define VERR_TOO_MANY_POSTS    (-357)
    276281%define VERR_ALREADY_POSTED    (-358)
     282%define VINF_ALREADY_POSTED    (358)
    277283%define VERR_ALREADY_RESET    (-359)
    278284%define VERR_SEM_BUSY    (-360)
    … …  
    401407%define VERR_LDRELF_INVALID_RELOCATION_OFFSET    (-639)
    402408%define VERR_LDRELF_NO_SYMBOL_OR_NO_STRING_TABS    (-640)
     409%define VERR_LDRELF_UNTERMINATED_STRING_TAB    (-641)
    403410%define VERR_LDR_INVALID_LINK_ADDRESS    (-647)
    404411%define VERR_LDR_INVALID_RVA    (-648)
    … …  
    606613%define VINF_SYS_MAY_POWER_OFF    (22501)
    607614%define VERR_SYS_SHUTDOWN_FAILED    (-22502)
     615%define VERR_SYS_UNSUPPORTED_FIRMWARE_PROPERTY    (-22503)
    608616%define VERR_FILESYSTEM_CORRUPT    (-22600)
    609617%define VERR_XAR_WRONG_MAGIC    (-22700)
    … …  
    11401148%define VERR_CR_CIPHER_INVALID_INITIALIZATION_VECTOR_LENGTH    (-25808)
    11411149%define VERR_SHMEM_MAXIMUM_MAPPINGS_REACHED    (-26000)
     1150%define VERR_IOQUEUE_HANDLE_NOT_REGISTERED    (-26200)
     1151%define VERR_IOQUEUE_FULL    (-26201)
     1152%define VERR_IOQUEUE_EMPTY    (-26202)
     1153%define VERR_IOQUEUE_BUSY    (-26203)
     1154%define VERR_FTP_STATUS_SERVER_ERROR    (-26400)
     1155%define VERR_FTP_INIT_FAILED    (-26401)
     1156%define VERR_FTP_DATA_CONN_INIT_FAILED    (-26402)
     1157%define VERR_FTP_DATA_CONN_NOT_FOUND    (-26403)
     1158%define VERR_FTP_DATA_CONN_LIMIT_REACHED    (-26404)
     1159%define VERR_FTP_CLIENT_NOT_FOUND    (-26405)
     1160%define VERR_FTP_CLIENT_LIMIT_REACHED    (-26406)
     1161%define VERR_TRACELOG_READER_MALFORMED_LOG    (-26600)
     1162%define VERR_TRACELOG_READER_LOG_UNSUPPORTED    (-26601)
     1163%define VERR_TRACELOG_READER_ITERATOR_END    (-26602)

  • trunk/include/iprt/x86.mac

    r82968 r87358  
    191191%define X86_CPUID_STEXT_FEATURE_ECX_RDPID             RT_BIT_32(2)
    192192%define X86_CPUID_STEXT_FEATURE_ECX_SGX_LC            RT_BIT_32(30)
     193%define X86_CPUID_STEXT_FEATURE_EDX_MD_CLEAR          RT_BIT_32(10)
    193194%define X86_CPUID_STEXT_FEATURE_EDX_IBRS_IBPB         RT_BIT_32(26)
    194195%define X86_CPUID_STEXT_FEATURE_EDX_STIBP             RT_BIT_32(27)
    195196%define X86_CPUID_STEXT_FEATURE_EDX_FLUSH_CMD         RT_BIT_32(28)
    196197%define X86_CPUID_STEXT_FEATURE_EDX_ARCHCAP           RT_BIT_32(29)
     198%define X86_CPUID_STEXT_FEATURE_EDX_SSBD              RT_BIT_32(31)
    197199%define X86_CPUID_EXT_FEATURE_ECX_LAHF_SAHF     RT_BIT_32(0)
    198200%define X86_CPUID_EXT_FEATURE_EDX_SYSCALL       RT_BIT_32(11)
    … …  
    254256%define X86_CPUID_AMD_ADVPOWER_EDX_PFI       RT_BIT_32(11)
    255257%define X86_CPUID_AMD_ADVPOWER_EDX_PA        RT_BIT_32(12)
    256 %define X86_CPUID_AMD_EFEID_EBX_CLZERO       RT_BIT_32(0)
    257 %define X86_CPUID_AMD_EFEID_EBX_IRPERF       RT_BIT_32(1)
    258 %define X86_CPUID_AMD_EFEID_EBX_XSAVE_ER_PTR RT_BIT_32(2)
    259 %define X86_CPUID_AMD_EFEID_EBX_IBPB         RT_BIT_32(12)
     258%define X86_CPUID_AMD_EFEID_EBX_CLZERO                      RT_BIT_32(0)
     259%define X86_CPUID_AMD_EFEID_EBX_IRPERF                      RT_BIT_32(1)
     260%define X86_CPUID_AMD_EFEID_EBX_XSAVE_ER_PTR                RT_BIT_32(2)
     261%define X86_CPUID_AMD_EFEID_EBX_RDPRU                       RT_BIT_32(4)
     262%define X86_CPUID_AMD_EFEID_EBX_MCOMMIT                     RT_BIT_32(8)
     263%define X86_CPUID_AMD_EFEID_EBX_IBPB                        RT_BIT_32(12)
     264%define X86_CPUID_AMD_EFEID_EBX_IBRS                        RT_BIT_32(14)
     265%define X86_CPUID_AMD_EFEID_EBX_STIBP                       RT_BIT_32(15)
     266%define X86_CPUID_AMD_EFEID_EBX_IBRS_ALWAYS_ON              RT_BIT_32(16)
     267%define X86_CPUID_AMD_EFEID_EBX_STIBP_ALWAYS_ON             RT_BIT_32(17)
     268%define X86_CPUID_AMD_EFEID_EBX_IBRS_PREFERRED              RT_BIT_32(18)
     269%define X86_CPUID_AMD_EFEID_EBX_SPEC_CTRL_SSBD              RT_BIT_32(24)
     270%define X86_CPUID_AMD_EFEID_EBX_VIRT_SPEC_CTRL_SSBD         RT_BIT_32(25)
     271%define X86_CPUID_AMD_EFEID_EBX_NO_SSBD_REQUIRED            RT_BIT_32(26)
    260272%define X86_CPUID_SVM_FEATURE_EDX_NESTED_PAGING             RT_BIT(0)
    261273%define X86_CPUID_SVM_FEATURE_EDX_LBR_VIRT                  RT_BIT(1)
    … …  
    271283%define X86_CPUID_SVM_FEATURE_EDX_VIRT_VMSAVE_VMLOAD        RT_BIT(15)
    272284%define X86_CPUID_SVM_FEATURE_EDX_VGIF                      RT_BIT(16)
     285%define X86_CPUID_SVM_FEATURE_EDX_GMET                      RT_BIT(17)
    273286%define X86_CR0_PE                          RT_BIT_32(0)
    274287%define X86_CR0_PROTECTION_ENABLE           RT_BIT_32(0)
    … …  
    310323%define X86_CR4_OSFXSR                      RT_BIT_32(9)
    311324%define X86_CR4_OSXMMEEXCPT                 RT_BIT_32(10)
     325%define X86_CR4_UMIP                        RT_BIT_32(11)
    312326%define X86_CR4_VMXE                        RT_BIT_32(13)
    313327%define X86_CR4_SMXE                        RT_BIT_32(14)
    … …  
    318332%define X86_CR4_SMAP                        RT_BIT_32(21)
    319333%define X86_CR4_PKE                         RT_BIT_32(22)
     334%define X86_CR4_CET                         RT_BIT_32(23)
    320335%define X86_DR6_B0                          RT_BIT_32(0)
    321336%define X86_DR6_B1                          RT_BIT_32(1)
    … …  
    421436%define MSR_IA32_SPEC_CTRL_F_IBRS           RT_BIT_32(0)
    422437%define MSR_IA32_SPEC_CTRL_F_STIBP          RT_BIT_32(1)
     438%define MSR_IA32_SPEC_CTRL_F_SSBD           RT_BIT_32(2)
    423439%define MSR_IA32_PRED_CMD                   0x49
    424440%define MSR_IA32_PRED_CMD_F_IBPB            RT_BIT_32(0)
    … …  
    434450%define MSR_IA32_PMC2                       0xC3
    435451%define MSR_IA32_PMC3                       0xC4
     452%define MSR_IA32_PMC4                       0xC5
     453%define MSR_IA32_PMC5                       0xC6
     454%define MSR_IA32_PMC6                       0xC7
     455%define MSR_IA32_PMC7                       0xC8
    436456%define MSR_IA32_PLATFORM_INFO              0xCE
    437457%define MSR_IA32_FSB_CLOCK_STS              0xCD
    … …  
    445465%define MSR_IA32_ARCH_CAP_F_RSBO            RT_BIT_32(2)
    446466%define MSR_IA32_ARCH_CAP_F_VMM_NEED_NOT_FLUSH_L1D RT_BIT_32(3)
     467%define MSR_IA32_ARCH_CAP_F_MDS_NO          RT_BIT_32(4)
    447468%define MSR_IA32_FLUSH_CMD                  0x10b
    448469%define MSR_IA32_FLUSH_CMD_F_L1D            RT_BIT_32(0)
    … …  
    460481%define MSR_IA32_PERFEVTSEL0                0x186
    461482%define MSR_IA32_PERFEVTSEL1                0x187
     483%define MSR_IA32_PERFEVTSEL2                0x188
     484%define MSR_IA32_PERFEVTSEL3                0x189
    462485%define MSR_FLEX_RATIO                      0x194
    463486%define MSR_IA32_PERF_STATUS                0x198
    464487%define MSR_IA32_PERF_CTL                   0x199
    465488%define MSR_IA32_THERM_STATUS               0x19c
     489%define MSR_OFFCORE_RSP_0                   0x1a6
     490%define MSR_OFFCORE_RSP_1                   0x1a7
    466491%define MSR_IA32_MISC_ENABLE                   0x1A0
    467492%define MSR_IA32_MISC_ENABLE_FAST_STRINGS      RT_BIT_64(0)
    … …  
    496521                                             | MSR_IA32_DEBUGCTL_FREEZE_PERFMON_ON_PMI | MSR_IA32_DEBUGCTL_FREEZE_WHILE_SMM_EM \
    497522                                             | MSR_IA32_DEBUGCTL_RTM)
    498 %define MSR_P4_LASTBRANCH_TOS               0x000001da
    499 %define MSR_P4_LASTBRANCH_0                 0x000001db
    500 %define MSR_P4_LASTBRANCH_1                 0x000001dc
    501 %define MSR_P4_LASTBRANCH_2                 0x000001dd
    502 %define MSR_P4_LASTBRANCH_3                 0x000001de
    503 %define IA32_MTRR_PHYSBASE0                 0x200
    504 %define IA32_MTRR_PHYSMASK0                 0x201
    505 %define IA32_MTRR_PHYSBASE1                 0x202
    506 %define IA32_MTRR_PHYSMASK1                 0x203
    507 %define IA32_MTRR_PHYSBASE2                 0x204
    508 %define IA32_MTRR_PHYSMASK2                 0x205
    509 %define IA32_MTRR_PHYSBASE3                 0x206
    510 %define IA32_MTRR_PHYSMASK3                 0x207
    511 %define IA32_MTRR_PHYSBASE4                 0x208
    512 %define IA32_MTRR_PHYSMASK4                 0x209
    513 %define IA32_MTRR_PHYSBASE5                 0x20a
    514 %define IA32_MTRR_PHYSMASK5                 0x20b
    515 %define IA32_MTRR_PHYSBASE6                 0x20c
    516 %define IA32_MTRR_PHYSMASK6                 0x20d
    517 %define IA32_MTRR_PHYSBASE7                 0x20e
    518 %define IA32_MTRR_PHYSMASK7                 0x20f
    519 %define IA32_MTRR_PHYSBASE8                 0x210
    520 %define IA32_MTRR_PHYSMASK8                 0x211
    521 %define IA32_MTRR_PHYSBASE9                 0x212
    522 %define IA32_MTRR_PHYSMASK9                 0x213
    523 %define IA32_MTRR_FIX64K_00000              0x250
    524 %define IA32_MTRR_FIX16K_80000              0x258
    525 %define IA32_MTRR_FIX16K_A0000              0x259
    526 %define IA32_MTRR_FIX4K_C0000               0x268
    527 %define IA32_MTRR_FIX4K_C8000               0x269
    528 %define IA32_MTRR_FIX4K_D0000               0x26a
    529 %define IA32_MTRR_FIX4K_D8000               0x26b
    530 %define IA32_MTRR_FIX4K_E0000               0x26c
    531 %define IA32_MTRR_FIX4K_E8000               0x26d
    532 %define IA32_MTRR_FIX4K_F0000               0x26e
    533 %define IA32_MTRR_FIX4K_F8000               0x26f
     523%define MSR_P4_LASTBRANCH_0                 0x1db
     524%define MSR_P4_LASTBRANCH_1                 0x1dc
     525%define MSR_P4_LASTBRANCH_2                 0x1dd
     526%define MSR_P4_LASTBRANCH_3                 0x1de
     527%define MSR_P4_LASTBRANCH_TOS               0x1da
     528%define MSR_CORE2_LASTBRANCH_0_FROM_IP      0x40
     529%define MSR_CORE2_LASTBRANCH_1_FROM_IP      0x41
     530%define MSR_CORE2_LASTBRANCH_2_FROM_IP      0x42
     531%define MSR_CORE2_LASTBRANCH_3_FROM_IP      0x43
     532%define MSR_CORE2_LASTBRANCH_0_TO_IP        0x60
     533%define MSR_CORE2_LASTBRANCH_1_TO_IP        0x61
     534%define MSR_CORE2_LASTBRANCH_2_TO_IP        0x62
     535%define MSR_CORE2_LASTBRANCH_3_TO_IP        0x63
     536%define MSR_CORE2_LASTBRANCH_TOS            0x1c9
     537%define MSR_LASTBRANCH_0_FROM_IP            0x680
     538%define MSR_LASTBRANCH_1_FROM_IP            0x681
     539%define MSR_LASTBRANCH_2_FROM_IP            0x682
     540%define MSR_LASTBRANCH_3_FROM_IP            0x683
     541%define MSR_LASTBRANCH_4_FROM_IP            0x684
     542%define MSR_LASTBRANCH_5_FROM_IP            0x685
     543%define MSR_LASTBRANCH_6_FROM_IP            0x686
     544%define MSR_LASTBRANCH_7_FROM_IP            0x687
     545%define MSR_LASTBRANCH_8_FROM_IP            0x688
     546%define MSR_LASTBRANCH_9_FROM_IP            0x689
     547%define MSR_LASTBRANCH_10_FROM_IP           0x68a
     548%define MSR_LASTBRANCH_11_FROM_IP           0x68b
     549%define MSR_LASTBRANCH_12_FROM_IP           0x68c
     550%define MSR_LASTBRANCH_13_FROM_IP           0x68d
     551%define MSR_LASTBRANCH_14_FROM_IP           0x68e
     552%define MSR_LASTBRANCH_15_FROM_IP           0x68f
     553%define MSR_LASTBRANCH_16_FROM_IP           0x690
     554%define MSR_LASTBRANCH_17_FROM_IP           0x691
     555%define MSR_LASTBRANCH_18_FROM_IP           0x692
     556%define MSR_LASTBRANCH_19_FROM_IP           0x693
     557%define MSR_LASTBRANCH_20_FROM_IP           0x694
     558%define MSR_LASTBRANCH_21_FROM_IP           0x695
     559%define MSR_LASTBRANCH_22_FROM_IP           0x696
     560%define MSR_LASTBRANCH_23_FROM_IP           0x697
     561%define MSR_LASTBRANCH_24_FROM_IP           0x698
     562%define MSR_LASTBRANCH_25_FROM_IP           0x699
     563%define MSR_LASTBRANCH_26_FROM_IP           0x69a
     564%define MSR_LASTBRANCH_27_FROM_IP           0x69b
     565%define MSR_LASTBRANCH_28_FROM_IP           0x69c
     566%define MSR_LASTBRANCH_29_FROM_IP           0x69d
     567%define MSR_LASTBRANCH_30_FROM_IP           0x69e
     568%define MSR_LASTBRANCH_31_FROM_IP           0x69f
     569%define MSR_LASTBRANCH_0_TO_IP              0x6c0
     570%define MSR_LASTBRANCH_1_TO_IP              0x6c1
     571%define MSR_LASTBRANCH_2_TO_IP              0x6c2
     572%define MSR_LASTBRANCH_3_TO_IP              0x6c3
     573%define MSR_LASTBRANCH_4_TO_IP              0x6c4
     574%define MSR_LASTBRANCH_5_TO_IP              0x6c5
     575%define MSR_LASTBRANCH_6_TO_IP              0x6c6
     576%define MSR_LASTBRANCH_7_TO_IP              0x6c7
     577%define MSR_LASTBRANCH_8_TO_IP              0x6c8
     578%define MSR_LASTBRANCH_9_TO_IP              0x6c9
     579%define MSR_LASTBRANCH_10_TO_IP             0x6ca
     580%define MSR_LASTBRANCH_11_TO_IP             0x6cb
     581%define MSR_LASTBRANCH_12_TO_IP             0x6cc
     582%define MSR_LASTBRANCH_13_TO_IP             0x6cd
     583%define MSR_LASTBRANCH_14_TO_IP             0x6ce
     584%define MSR_LASTBRANCH_15_TO_IP             0x6cf
     585%define MSR_LASTBRANCH_16_TO_IP             0x6d0
     586%define MSR_LASTBRANCH_17_TO_IP             0x6d1
     587%define MSR_LASTBRANCH_18_TO_IP             0x6d2
     588%define MSR_LASTBRANCH_19_TO_IP             0x6d3
     589%define MSR_LASTBRANCH_20_TO_IP             0x6d4
     590%define MSR_LASTBRANCH_21_TO_IP             0x6d5
     591%define MSR_LASTBRANCH_22_TO_IP             0x6d6
     592%define MSR_LASTBRANCH_23_TO_IP             0x6d7
     593%define MSR_LASTBRANCH_24_TO_IP             0x6d8
     594%define MSR_LASTBRANCH_25_TO_IP             0x6d9
     595%define MSR_LASTBRANCH_26_TO_IP             0x6da
     596%define MSR_LASTBRANCH_27_TO_IP             0x6db
     597%define MSR_LASTBRANCH_28_TO_IP             0x6dc
     598%define MSR_LASTBRANCH_29_TO_IP             0x6dd
     599%define MSR_LASTBRANCH_30_TO_IP             0x6de
     600%define MSR_LASTBRANCH_31_TO_IP             0x6df
     601%define MSR_LASTBRANCH_TOS                  0x1c9
     602%define MSR_IA32_TSX_CTRL                   0x122
     603%define MSR_IA32_MTRR_PHYSBASE0             0x200
     604%define MSR_IA32_MTRR_PHYSMASK0             0x201
     605%define MSR_IA32_MTRR_PHYSBASE1             0x202
     606%define MSR_IA32_MTRR_PHYSMASK1             0x203
     607%define MSR_IA32_MTRR_PHYSBASE2             0x204
     608%define MSR_IA32_MTRR_PHYSMASK2             0x205
     609%define MSR_IA32_MTRR_PHYSBASE3             0x206
     610%define MSR_IA32_MTRR_PHYSMASK3             0x207
     611%define MSR_IA32_MTRR_PHYSBASE4             0x208
     612%define MSR_IA32_MTRR_PHYSMASK4             0x209
     613%define MSR_IA32_MTRR_PHYSBASE5             0x20a
     614%define MSR_IA32_MTRR_PHYSMASK5             0x20b
     615%define MSR_IA32_MTRR_PHYSBASE6             0x20c
     616%define MSR_IA32_MTRR_PHYSMASK6             0x20d
     617%define MSR_IA32_MTRR_PHYSBASE7             0x20e
     618%define MSR_IA32_MTRR_PHYSMASK7             0x20f
     619%define MSR_IA32_MTRR_PHYSBASE8             0x210
     620%define MSR_IA32_MTRR_PHYSMASK8             0x211
     621%define MSR_IA32_MTRR_PHYSBASE9             0x212
     622%define MSR_IA32_MTRR_PHYSMASK9             0x213
     623%define MSR_IA32_MTRR_FIX64K_00000          0x250
     624%define MSR_IA32_MTRR_FIX16K_80000          0x258
     625%define MSR_IA32_MTRR_FIX16K_A0000          0x259
     626%define MSR_IA32_MTRR_FIX4K_C0000           0x268
     627%define MSR_IA32_MTRR_FIX4K_C8000           0x269
     628%define MSR_IA32_MTRR_FIX4K_D0000           0x26a
     629%define MSR_IA32_MTRR_FIX4K_D8000           0x26b
     630%define MSR_IA32_MTRR_FIX4K_E0000           0x26c
     631%define MSR_IA32_MTRR_FIX4K_E8000           0x26d
     632%define MSR_IA32_MTRR_FIX4K_F0000           0x26e
     633%define MSR_IA32_MTRR_FIX4K_F8000           0x26f
    534634%define MSR_IA32_MTRR_DEF_TYPE              0x2FF
    535635%define MSR_IA32_PERF_GLOBAL_STATUS         0x38E
    … …  
    560660%define MSR_IA32_DS_AREA                    0x600
    561661%define MSR_RAPL_POWER_UNIT                 0x606
     662%define MSR_PKGC3_IRTL                      0x60a
     663%define MSR_PKGC_IRTL1                      0x60b
     664%define MSR_PKGC_IRTL2                      0x60c
     665%define MSR_PKG_C2_RESIDENCY                0x60d
     666%define MSR_PKG_POWER_LIMIT                 0x610
     667%define MSR_PKG_ENERGY_STATUS               0x611
     668%define MSR_PKG_PERF_STATUS                 0x613
     669%define MSR_PKG_POWER_INFO                  0x614
     670%define MSR_DRAM_POWER_LIMIT                0x618
     671%define MSR_DRAM_ENERGY_STATUS              0x619
     672%define MSR_DRAM_PERF_STATUS                0x61b
     673%define MSR_DRAM_POWER_INFO                 0x61c
     674%define MSR_PKG_C10_RESIDENCY               0x632
     675%define MSR_PP0_ENERGY_STATUS               0x639
     676%define MSR_PP1_ENERGY_STATUS               0x641
     677%define MSR_TURBO_ACTIVATION_RATIO          0x64c
     678%define MSR_CORE_PERF_LIMIT_REASONS         0x64f
    562679%define MSR_IA32_X2APIC_START               0x800
    563680%define MSR_IA32_X2APIC_ID                  0x802
    … …  
    605722%define MSR_IA32_X2APIC_TIMER_DCR           0x83E
    606723%define MSR_IA32_X2APIC_SELF_IPI            0x83F
    607 %define MSR_IA32_X2APIC_END                 0xBFF
     724%define MSR_IA32_X2APIC_END                 0x8FF
    608725%define MSR_IA32_X2APIC_LVT_START           MSR_IA32_X2APIC_LVT_TIMER
    609726%define MSR_IA32_X2APIC_LVT_END             MSR_IA32_X2APIC_LVT_ERROR
    … …  
    620737%define  MSR_K6_EFER_FFXSR                   RT_BIT_32(14)
    621738%define  MSR_K6_EFER_TCE                     RT_BIT_32(15)
     739%define  MSR_K6_EFER_MCOMMIT                 RT_BIT_32(17)
    622740%define MSR_K6_STAR                         0xc0000081
    623741%define  MSR_K6_STAR_SYSRET_CS_SS_SHIFT     48
    … …  
    652770%define MSR_K8_TOP_MEM1                     0xc001001a
    653771%define MSR_K8_TOP_MEM2                     0xc001001d
     772%define MSR_K7_SMBASE                       0xc0010111
     773%define MSR_K7_SMM_ADDR                     0xc0010112
     774%define MSR_K7_SMM_MASK                     0xc0010113
    654775%define MSR_K8_NB_CFG                       0xc001001f
    655776%define MSR_K8_INT_PENDING                  0xc0010055
    … …  
    663784%define MSR_K8_SMM_CTL                      0xc0010116
    664785%define MSR_K8_VM_HSAVE_PA                  0xc0010117
     786%define MSR_AMD_VIRT_SPEC_CTL               0xc001011f
     787 %define MSR_AMD_VIRT_SPEC_CTL_F_SSBD       RT_BIT(2)
    665788%define X86_PG_ENTRIES                      1024
    666789%define X86_PG_PAE_ENTRIES                  512
    … …  
    722845%ifndef VBOX_FOR_DTRACE_LIB
    723846%endif
    724 %ifndef VBOX_FOR_DTRACE_LIB
    725 %endif
    726 %ifndef VBOX_FOR_DTRACE_LIB
     847%ifndef VBOX_WITHOUT_PAGING_BIT_FIELDS
     848%endif
     849%ifndef VBOX_FOR_DTRACE_LIB
     850%endif
     851%ifndef VBOX_FOR_DTRACE_LIB
     852%endif
     853%ifndef VBOX_WITHOUT_PAGING_BIT_FIELDS
    727854%endif
    728855%ifndef VBOX_FOR_DTRACE_LIB
    … …  
    781908%ifndef VBOX_FOR_DTRACE_LIB
    782909%endif
    783 %ifndef VBOX_FOR_DTRACE_LIB
     910%ifndef VBOX_WITHOUT_PAGING_BIT_FIELDS
     911%endif
     912%ifndef VBOX_FOR_DTRACE_LIB
     913%endif
     914%ifndef VBOX_WITHOUT_PAGING_BIT_FIELDS
    784915%endif
    785916%ifndef VBOX_FOR_DTRACE_LIB
    … …  
    814945%ifndef VBOX_FOR_DTRACE_LIB
    815946%endif
     947%ifndef VBOX_WITHOUT_PAGING_BIT_FIELDS
     948%endif
    816949%ifndef VBOX_FOR_DTRACE_LIB
    817950%endif
    … …  
    834967%ifndef VBOX_FOR_DTRACE_LIB
    835968%endif
     969%ifndef VBOX_WITHOUT_PAGING_BIT_FIELDS
     970%endif
    836971%ifndef VBOX_FOR_DTRACE_LIB
    837972%endif
    … …  
    845980%define X86_INVPCID_TYPE_ALL_CONTEXT_EXCL_GLOBAL    3
    846981%define X86_INVPCID_TYPE_MAX_VALID                  X86_INVPCID_TYPE_ALL_CONTEXT_EXCL_GLOBAL
     982%ifndef VBOX_FOR_DTRACE_LIB
     983%endif
    847984%ifndef VBOX_FOR_DTRACE_LIB
    848985%endif
    … …  
    11391276%define X86_GREG_x14            14
    11401277%define X86_GREG_x15            15
     1278%define X86_GREG_COUNT          16
    11411279%define X86_SREG_ES             0
    11421280%define X86_SREG_CS             1
注意: 瀏覽 TracChangeset 來幫助您使用更動檢視器

© 2024 Oracle Support Privacy / Do Not Sell My Info Terms of Use Trademark Policy Automated Access Etiquette